دانلود مقاله ISI انگلیسی شماره 159271
کد مقاله سال انتشار مقاله انگلیسی ترجمه فارسی تعداد کلمات
159271 2017 13 صفحه PDF سفارش دهید 8867 کلمه
خرید مقاله
پس از پرداخت، فوراً می توانید مقاله را دانلود فرمایید.
عنوان انگلیسی
A standard cell phase locked loop design, analysis and high-level synthesis tool (CellPLL)
منبع

Publisher : Elsevier - Science Direct (الزویر - ساینس دایرکت)

Journal : Integration, the VLSI Journal, Volume 58, June 2017, Pages 142-154

پیش نمایش مقاله
پیش نمایش مقاله

چکیده انگلیسی

In this paper, we present a new approach that provides a complete design, analysis, and high-level synthesis (HLS) flow for all-digital phase locked loops (ADPLL). CellPLL uses a methodology for direct design of transfer functions given a set of specifications by the user. In order to analyze the estimated phase noise of each design, a flexible phase domain model implementation of ADPLL is incorporated. For automatic design implementation, a new HLS engine with a library parser and ADPLL realization template is used. The flow is applied for four different cases and the results match circuit level simulation results. CellPLL successfully generates ADPLL designs and provides ability to move between production processes.

خرید مقاله
پس از پرداخت، فوراً می توانید مقاله را دانلود فرمایید.