دانلود مقاله ISI انگلیسی شماره 46153
عنوان فارسی مقاله

بررسی تجربی درباره الگوریتم کنترل بهینه مورچه PI برای فیلتر توان اکتیو شانت برای بهبود کیفیت توان

کد مقاله سال انتشار مقاله انگلیسی ترجمه فارسی تعداد کلمات
46153 2015 17 صفحه PDF سفارش دهید 7980 کلمه
خرید مقاله
پس از پرداخت، فوراً می توانید مقاله را دانلود فرمایید.
عنوان انگلیسی
Experimental investigations on Ant Colony Optimized PI control algorithm for Shunt Active Power Filter to improve Power Quality
منبع

Publisher : Elsevier - Science Direct (الزویر - ساینس دایرکت)

Journal : Control Engineering Practice, Volume 42, September 2015, Pages 153–169

کلمات کلیدی
کیفیت توان - فیلتر قدرت فعال شانت - بهینه سازی کلونی مورچه - الگوریتم ژنتیک - الگوریتم تکامل تفاضلی - عملکرد دینامیکی کنترل
پیش نمایش مقاله
پیش نمایش مقاله بررسی تجربی درباره الگوریتم کنترل بهینه مورچه PI برای فیلتر توان اکتیو شانت برای بهبود کیفیت توان

چکیده انگلیسی

Active Power Filters (APFs) have become a potential option in mitigating the harmonics and reactive power compensation in single-phase and three-phase AC power networks with Non-Linear Loads (NLLs). Conventionally, the assessment of gain values for Proportional plus Integral (PI) controllers used in APF employs model based controllers. The gain values obtained using traditional method may not give better results under various operating conditions. This paper presents Ant Colony Optimization (ACO) technique to optimize the gain values of PI controller used in Shunt Active Power Filter (SAPF) to improve its dynamic performance. The minimization of Integral Square Error (ISE), Integral Time Square Error (ITSE), Integral Absolute Error (IAE) and Integral Time Absolute Error (ITAE) are considered as cost functions for the proposed system. The proposed SAPF is modeled and simulated using MATLAB software with Simulink and SimPowerSystem Blockset Toolboxes. The simulation results of the SAPF using the proposed methodology demonstrates improved settling time (Ts) with ISE as cost function. For instance, the Ts for ISE 4.781 is found to be 28.5 ms. Finally, hardware implementation of the proposed SAPF system is done using Xilinx XCS500E Spartan 3E FPGA board.

خرید مقاله
پس از پرداخت، فوراً می توانید مقاله را دانلود فرمایید.