دانلود مقاله ISI انگلیسی شماره 56091
عنوان فارسی مقاله

خواص تکنیک های مدار منطقی و بهینه سازی برای فن آوری CMOS با نشتی بالا

کد مقاله سال انتشار مقاله انگلیسی ترجمه فارسی تعداد کلمات
56091 2005 14 صفحه PDF سفارش دهید محاسبه نشده
خرید مقاله
پس از پرداخت، فوراً می توانید مقاله را دانلود فرمایید.
عنوان انگلیسی
Characterization of logic circuit techniques and optimization for high-leakage CMOS technologies ☆
منبع

Publisher : Elsevier - Science Direct (الزویر - ساینس دایرکت)

Journal : Integration, the VLSI Journal, Volume 38, Issue 3, January 2005, Pages 491–504

کلمات کلیدی
منطق یکنواخت؛ جریان نشتی - قدرت پایین
پیش نمایش مقاله
پیش نمایش مقاله خواص تکنیک های مدار منطقی و بهینه سازی برای فن آوری CMOS با نشتی بالا

چکیده انگلیسی

Channel subthreshold and gate leakage currents are predicted by many to become much more significant in advanced CMOS technologies and are expected to have a substantial impact on logic circuit design strategies. To reduce static power, techniques such as the use of monotonic logic and management of various evaluation and idle modes within logic stages may become important options in circuit optimization. In this paper, we present a general, multilevel model for logic blocks consisting of logic gates that include a wide range of options for static power reduction, in both the domains of topology and timing. Existing circuit techniques are classified within this framework and experiments are presented showing how aspects of performance might vary across this range in a hypothetical technology. The framework also allows exploration of optimal mixing of techniques.

خرید مقاله
پس از پرداخت، فوراً می توانید مقاله را دانلود فرمایید.