دانلود مقاله ISI انگلیسی شماره 79260
عنوان فارسی مقاله

یک الگوریتم زمان بندی آزمون جدید بر اساس شبکه های بر روی تراشه به عنوان مکانیزم دسترسی متن

کد مقاله سال انتشار مقاله انگلیسی ترجمه فارسی تعداد کلمات
79260 2011 12 صفحه PDF سفارش دهید محاسبه نشده
خرید مقاله
پس از پرداخت، فوراً می توانید مقاله را دانلود فرمایید.
عنوان انگلیسی
A new test scheduling algorithm based on Networks-on-Chip as Test Access Mechanisms
منبع

Publisher : Elsevier - Science Direct (الزویر - ساینس دایرکت)

Journal : Journal of Parallel and Distributed Computing, Volume 71, Issue 5, May 2011, Pages 675–686

کلمات کلیدی
آزمون های SoC؛ زمانبندی آزمون؛ شبکه بر روی تراشه
پیش نمایش مقاله
پیش نمایش مقاله یک الگوریتم زمان بندی آزمون جدید بر اساس شبکه های بر روی تراشه به عنوان مکانیزم دسترسی متن

چکیده انگلیسی

Networks-on-Chip (NoCs) can be used for test data transportation during manufacturing tests. On one hand, NoC can avoid dedicated Test Access Mechanisms (TAMs), reducing long global wires, and potentially simplifying the layout. On the other hand, (a) it is not known how much wiring is saved by reusing NoCs as TAMs, (b) the impact of reuse-based approaches on test time is not clear, and (c) a computer aided test tool must be able to support different types of NoC designs. This paper presents a test environment where the designer can quickly evaluate wiring and test time for different test architectures. Moreover, this paper presents a new test scheduling algorithm for NoC TAMs which does not require any NoC timing detail and it can easily model NoCs of different topologies. The experimental results evaluate the proposed algorithm for NoC TAMs with an exiting algorithm for dedicated TAMs. The results demonstrate that, on average, 24% (up to 58%) of the total global wires can be eliminated if dedicated TAMs are not used. Considering the reduced amount of dedicated test resources with NoC TAM, the test time of NoC TAM is only, on average, 3.88% longer compared to dedicated TAMs.

خرید مقاله
پس از پرداخت، فوراً می توانید مقاله را دانلود فرمایید.