دانلود مقاله ISI انگلیسی شماره 52940
ترجمه فارسی عنوان مقاله

سیستم حلقوی قفل شده فازی برای FACTS

عنوان انگلیسی
Phase Locked Loop System for FACTS
کد مقاله سال انتشار تعداد صفحات مقاله انگلیسی
52940 2003 9 صفحه PDF
منبع

Publisher : IEEE (آی تریپل ای)

Journal : IEEE Transactions on Power Systems, Page(s): 1116 - 1124 ISSN : 0885-8950 INSPEC Accession Number: 7710478

فهرست مطالب ترجمه فارسی
معرفی

پیشینه

PLL سه فاز در برابرPLL  یک فاز برای FACTS 

اهداف طرح

ساختار تطبیقی PLL 

طراحی سیستم 

کنترل فرکانس

کنترل ولتاژ

ماژول حذف هارمونیک

ماژول میانگین فرکا نس متغیر

نتایج شبیه سازی

تست عملکرد

تست هارمونیک های ورودی 

تست کردن با یک المان FACTS 

نتیجه گیری
ترجمه کلمات کلیدی
حلقه قفل شده فرکانس - مدل سازی، فاز قفل شده حلقه ها، کنترل سیستم قدرت، مدارهای تریستور، ردیابی -
کلمات کلیدی انگلیسی
Frequency locked loops, modeling, phase-locked loops, power system control, thyristor circuits, tracking.
ترجمه چکیده
حلقه بسته های فازی (PLL) به همراه مبدل های ac/dc در تهیه سیگنال فازی مرجع که با سیستم ac سنکرون ( همزمان) شده باشد، نقش مهمی دارند.از این سیگنال مرجع بعنوان موج حامل(کریر) پایه، برای بدست آوردن(deriving) پالس های valve-firing در مدارهای کنترلی استفاده می شود. ثابت های valve-firing واقعی با استفاده از خروجی PLL بعنوان سیگنال پایه و افزودن valve firing های دلخواه به آن، محاسبه می شوند. عموما، firingهای دلخواه در مدار کنترل اصلی محاسبه می شوند و تنظیمات برخی متغیرهای خروجی سیستم حاصل می شود. بنابراین مرجعی که بطور دینامیکی (پویا) نسبت به یک PLL تغییر می کند، firing های واقعی را تحت تاثیر قرار می دهد و نقش مهمی در عملکرد دینامیکی سیستم دارد.
ترجمه مقدمه
المان های مدرن FACTS و HVDC نیازمند افزایش در سرعت پاسخ دهی، عملکرد، مقاوم بودن ، بهبودی از خطا و کیفیت توان هستند. سیستم های کنترلی آنها پیشرفته تر شده و نقش ساختار/دینامیک های PLL در مواجهه با این نیازمندی ها تبدیل به یک موضوع مهم تحقیق شده است، با اینکه هنوز به اندازه کافی روی آن کار تحقیقاتی صورت نگرفته است. تحقیق صورت گرفته در [1]-[3] تاثیر دینامیک های PLL بر FACTS/HVDC را بررسی کرده است و [1] نشان می دهد که افزایش در گین های PLL اینورتر HVDC، پایداری سیستم را بدتر می کند در حالی که [3] اثبات می کند که کاهش 10 برابری در گین های PLL SVC پاسخ ها را بسیار بد می کند. علاوه بر تحقیقات فوق، این مقاله بدنبال توسعه یک PLL جدید است تا عملکرد FACTS را بهبود دهد و برای شرایط و تقاضاهای عملکردی که المان های مختلف FACTS از خود نشان می دهند، مناسب خواهد بود. از منظر تاریخی، اولین مبدل ها به همراه سیستم های انتقال ( سیستم های HVDC) ، تنها از کنترل های firing فازی با استفاده از مدارهای سنکرونیز کننده تشخیص عبور از صفر بهره می بردند. آنها مستعد ناپایداری های هارمونیکی بوده و لذا با روش بهتر firing pulse جایگزین شدند که از اسیلاتور(نوسانگر) ولتاژ کنترل شده استفاده می کردند. این روش به PLL سه فاز نوع trans-vector که با HVDC و FACTS سازگار است ارتقا یافته است. PLL نوع trans-vector دارای قدرت بالا در از بین بردن هارمونیک های داخلی بوده و دارای پاسخ گذرای نسبتا خوبی است اما دارای نواقص زیر است : 1) ولتاژهای ac نامتعادل باعث تولید هارمونیک دوم می شود، 2) با ولتاژهای ac کمتر، گین کاهش می یابد، 3) به هارمونیک های ولتاژ ac حساس بوده و جهت جلوگیری از انتشار هارمونیک پاسخ باید کاهش یابد، 4) قادر به پیروی از زاویه فازها نیست. تحقیق اخیر [8] تلاش می کند تا پاسخ گذرای trans-vector PLL را با استفاده از جبرانسازی پیشفاز-پسفاز بهبود دهد اما مقاوم بودن(robustness) ، خطاهای نامتقارن و سایر مسائل حل نشده باقی می ماند. از میان طرح های مختلف جهت بهبود مقاومت(robustness) و تعقیب توالی مثبت، PLL گسسته توانمند که توسط مجموعه بلوک سیستم قدرت (PSB) در نرم افزار MATLAB ( روش شناسی بوسیله PLL سه فاز و تکفاز موجود در واحد استاندارد در کتابخانه PSB محیط SIMULINK اعمال شده است) توسعه یافته است، شایسته تحسین است. این طرح PLL، که در اینجا آن را PSB PLL می نامیم، از واحد گسترش یافتۀ میانگین فرکانس متغیر (VFA) استفاده می کند که قادر است هارمونیک ها را حذف کند. طرح بیان شده حذف هارمونیک دوم بسیار خوبی دارد؛ از جمله در شرایط خطاهای تکفاز، و نیز هارمونیک های خارجی ولتاژ ac را بسیار عالی حذف می کند اما همانطور که در زیر نشان داده شده است دارای پاسخ گذرای مناسبی نبوده و تحت شرایط ولتاژ پایین قابلیت بسیار ضعیفی در تعقیب زاویه فاز دارد. PLL مطلوب باید دارای ویژگی های عمومی زیر باشد : پاسخ سریع، نشانگر صحیح شرایط نامتعادل، و مقاوم بودن بر حسب پاسخ هایی که تحت تاثیر قرار نگرفته اند تحت شرایط کاهش دامنه ولتاژ یا حضور هارمونیک ها در سیگنال ورودی ac .
پیش نمایش مقاله
پیش نمایش مقاله  سیستم حلقوی قفل شده فازی برای FACTS

چکیده انگلیسی

This research addresses the special requirements of phase locked loops (PLLs) for a typical application with FACTS elements. A new PLL system that uses adaptation algorithms is developed with the aim of improving speed of responses, robustness to AC voltage depressions, and harmonic rejection. The adaptive PLL consists of the three control units that individually control frequency, phase angle, and voltage magnitude. The voltage controller output is used to compensate for reduced gain caused by the AC voltage magnitude depressions. The output phase angle and its derivative, the frequency signal, are controlled in two independent control systems in order to enable elimination of frequency and phase error without compromising transient responses. The simulation results are compared with a PLL available with the PSB MATLAB block-set and noticeable improvements are demonstrated. In particular, settling time and overshooting are significantly lower with conditions of reduced AC voltage magnitude.