ترجمه فارسی عنوان مقاله
تکنیک‌های طراحی برای اسیلاتور کنترل‌شده با ولتاژ نوع تربیع توان پایین مستقل از بار و با تزویج مستقیم bulk
عنوان انگلیسی
Design Techniques for Load-Independent Direct Bulk-Coupled Low Power QVCO
| کد مقاله | سال انتشار | تعداد صفحات مقاله انگلیسی |
|---|---|---|
| 52958 | 2013 | 8 صفحه PDF |
منبع
Publisher : IEEE (آی تریپل ای)
Journal : IEEE Transactions on Microwave Theory and Techniques, Page(s): 3658 - 3665 ISSN : 0018-9480 INSPEC Accession Number: 13796758
فهرست مطالب ترجمه فارسی
عبارات شاخص
چکیده
1. مقدمه
شکل 1. شمای QVCOهای متداول. (الف) P-QVCO. (ب) S-QVCO.
2. طراحی مدار ارائه شده
شکل 2. QVCO ارائه شدۀ نوع LC با استقلال بار و تزویج bulk .
الف. تزویج مستقیم bulk
ب. عملکرد کلاس C
شکل 3. مدار مرجع برای نشان دادن نمادهای ولتاژ و جریان
شکل 4. شمای (الف) DBC-VCO (با ضربه‌زنی خازن) و (ب) DBC-QVCO (بدون ضربه‌زنی خازن).
ج. خازن tapped و استقلال بار
شکل 5. خروجی‌های شبیه‌سازی شدۀ حوزۀ زمان
شکل 6. مقایسۀ طیف شبیه‌سازی شدۀ طراحی ارائه شده با QVCO متداول
شکل 7. تانک و دامنۀ خروجی طرح ارائه شده در برابر DBC-QVCO بدون ضربه‌زنی خازن
شکل 8. ریزگراف تراشۀ LC QVCO ارائه شده
شکل 9. (الف) طیف اندازه‌گیری‌شدۀ DBC-QVCO ارائه شده. (ب) طیف اصلی بزرگنمایی شده.
شکل 10. نویز فاز اندازه‌گیری‌شدۀ DBC-QVCO ارائه شده در فرکانس 26/6 گیگاهرتز.
شکل 11. محدودۀ تنظیم اندازه‌گیری شده و توان خروجی DBC-QVCO.
جدول 1
مقایسۀ عملکرد QVCO
4. نتیجه‌گیری
چکیده
1. مقدمه
شکل 1. شمای QVCOهای متداول. (الف) P-QVCO. (ب) S-QVCO.
2. طراحی مدار ارائه شده
شکل 2. QVCO ارائه شدۀ نوع LC با استقلال بار و تزویج bulk .
الف. تزویج مستقیم bulk
ب. عملکرد کلاس C
شکل 3. مدار مرجع برای نشان دادن نمادهای ولتاژ و جریان
شکل 4. شمای (الف) DBC-VCO (با ضربه‌زنی خازن) و (ب) DBC-QVCO (بدون ضربه‌زنی خازن).
ج. خازن tapped و استقلال بار
شکل 5. خروجی‌های شبیه‌سازی شدۀ حوزۀ زمان
شکل 6. مقایسۀ طیف شبیه‌سازی شدۀ طراحی ارائه شده با QVCO متداول
شکل 7. تانک و دامنۀ خروجی طرح ارائه شده در برابر DBC-QVCO بدون ضربه‌زنی خازن
شکل 8. ریزگراف تراشۀ LC QVCO ارائه شده
شکل 9. (الف) طیف اندازه‌گیری‌شدۀ DBC-QVCO ارائه شده. (ب) طیف اصلی بزرگنمایی شده.
شکل 10. نویز فاز اندازه‌گیری‌شدۀ DBC-QVCO ارائه شده در فرکانس 26/6 گیگاهرتز.
شکل 11. محدودۀ تنظیم اندازه‌گیری شده و توان خروجی DBC-QVCO.
جدول 1
مقایسۀ عملکرد QVCO
4. نتیجه‌گیری
ترجمه کلمات کلیدی
تزویج bulk، کلاس C، نویز فلیکر، VCO مستقل از بار، اسیلاتور کنترل‌شده با ولتاژ نوع تربیع (QVCO) -
کلمات کلیدی انگلیسی
Bulk-coupling
class C
flicker noise
load-independent VCO
quadrature voltage-controlled oscillator (QVCO)
ترجمه چکیده
- تکنیک‌های طراحی برای یک اسیلاتور کنترل‌شده با ولتاژ نوع تربیع با تزویج مستقیم bulk (DBC-QVCO) LC CMOS با نویز پایین فاز و توان پایین و مستقل از بار در این مقاله ارائه می‌شوند. یک تکنیک ضربه‌زنی خازن به منظور کاهش نویز فاز و دستیابی به فرکانس نوسان مستقل از بار به کار می‌رود. عملکرد کلاس C به منظور کاهش هرچه بیشتر نویز فاز و مصرف توان استفاده می‌شود. تزویج تربیع از طریق تزویج bulk حاصل می‌شود که نتیجۀ آن کاهش هر دوی توان و مساحت است. DBC-QVCO در یک فرایند BiCMOS 18/0 میکرومتری پیاده‌سازی شده و مساحت 3/0 میلی‌مترمربع را اشغال می‌کند. DBC-QVCO پیاده‌سازی باعث نویز فاز اندازه‌گیری‌شدۀ 2/114- dBc/Hz در آفست 1 مگاهرتزی از حامل 26/6 گیگاهرتز می‌شود در حالی که تنها 2/3 میلی‌وات توان را از یک منبع تغذیۀ 1 ولتی مصرف می‌کند. DBC-QVCO به عدد شایستگی (FOM) برابر 1/185- dBc/Hz و یک عدد شایستگی با مساحت 3/190- dBc/Hz دست می‌یابد که در مقایسه با QVCOهای اخیراً منتشر شده که در یک دامنۀ فرکانسی مشابه کار می‌کنند، بهترین عدد است.
ترجمه مقدمه
سیگنال‌های تربیع نقشی مهم در بسیاری از مبدل های مدرن ایفا می‌کنند. به منظور کسب عملکرد مطلوب، سیگنال‌های تربیع با نویز فاز بسیار پایین باید بتوانند تولید شوند در حالی که توان بسیار پایینی مصرف می‌کنند. همچنین، به منظور کسب بهینه‌سازی بهتر توان، تولید سیگنال تربیع نیازمند دستیابی به فرکانس نوسان مستقل از بار است. در حال حاضر، چهار روش اصلی برای تولید سیگنال‌های تربیع وجود دارد. مقسم‌های فرکانس [1] به طور گسترده به کار می‌روند، اما آن‌ها بالذات توان بیشتری مصرف می‌کنند چون VCO باید در دو برابر فرکانس مطلوب کار کند. روش دیگر استفاده از فیلترهای چندفازه است [2]. با این حال، این فیلترها دارای تلفات بالا بوده و نیازمند بافرهایی برای تقویت سیگنال هستند و لذا مصرف توان بیشتری دارند. اسیلاتورهای حلقوی برای تولید چندفازه مرسوم‌تر هستند اما به طور ذاتی دارای عملکرد ضعیف از نظر نویز فاز هستند [3]. روش چهارم استفاده از اسیلاتورهای تربیع کنترل‌شده با ولتاژ (QVCO) است که می‌تواند سیگنال‌های تربیع با نویز بهتر فاز را در مصرف توان پایین تولید کند. بنابراین، QVCOها به عنوان اجزای اصلی در کاربردهایی تلقی می‌شوند که نیازمند سیگنال‌های تربیع با صحت بالا هستند مثلاً در مبدل‌های بیسیم و خط سیمی .
شکل 1. شمای QVCOهای متداول. (الف) P-QVCO. (ب) S-QVCO.
جذاب‌ترین و محبوب‌ترین روش پیاده‌سازی یک QVCO این است که دو VCO با تانک LC متقارن به یکدیگر کوپل (تزویج) شوند تا از مزیت نویز پایین فاز مربوط به VCOهای LC بهره‌مند شوند [4]-[6]. LC QVCOهای متداول را می‌توان به عنوان QVCO با تزویج موازی (P-QVCO) و QVCO با تزویج سری (S-QVCO)، مطابق به ترتیب شکل‌های1(الف) و (ب) دسته‌بندی کرد. برای P-QVCOها، ترانزیستورهای تزویج به صورت موازی با جفت‌های سوئیچینگ قرار می‌گیرند، که موجب یک جابجایی فاز غیرصفر تشدیدکننده شده و لذا نویز فاز QVCO را تنزل می‌بخشد [7]. S-QVCO سقف ولتاژ را کاهش داده و نیازمند مصرف توان بیشتر به دلیل ترانزیستورهای انباره‌ای برای تزویج سری است [8]. برای کاهش مصرف توان و در عین حال حفظ نویز پایین فاز، در QVCOها از یک تکنیک تزویج bulk استفاده می‌شود [9]، [10]. با این حال، همۀ این تکنیک‌ها وابسته به بار بوده و نیازمند استفاده از یک بافر هستند، و در نتیجه مصرف توان بالایی دارند. به منظور غلبه بر آثار بارگذاری روی فرکانس نوسان، یک تکنیک ضربه‌زنی خازن (CT) در [11] ارائه شد، اما اثر آن روی نویز فاز هنوز مشخص نشده است.
در این مقاله، ما با جزئیات کامل تکنیک‌های طراحی برای یک توپولوژی جدید DBC-QVCB شامل دو LC VCO وابسته به بار ارائه شده در [12] را توصیف می‌کنیم. تزویج تربیع از طریق تزریق خروجی یک VCO به bulkهایی از زوج nMOS و pMOS با تزویج عرضی VCO دیگر، حاصل می‌شود. ولتاژ پایین‌تر آستانه از طریق بایاس مستقیم bulk، حاصل می‌شود که سقف ولتاژ بالاتری را فراهم کرده و توپولوژی تکمیلی VCO را میسر می‌کند. تکنیک ضربه‌زنی خازن نیز در DBC-QVCO ارائه شده به کار می‌رود تا استقلال از بار و نویز پایین فاز حاصل شود. عملکرد کلاس C جفت با تزویج عرضی به منظور کاهش نویز و مصرف توان استفاده می‌شود. ادامۀ این مقاله به این ترتیب سازماندهی شده است. در بخش 2، ما طرح ارائه شدۀ خود را بیان می‌کنیم. بخش 3 پیاده‌سازی تراشه و نتایج اندازه‌گیری را توصیف می‌کند. در نهایتف در بخش 4 هم نتیجه‌گیری صورت می‌گیرد.
پیش نمایش مقاله
