ترجمه فارسی عنوان مقاله

مجتمع سازی یکپارچه بادجت کم-حرارتی آشکارساز نوری Ge-on-SOI با تزویج میرا شونده بر روی پلات-فرم CMOS سیلیکونی

عنوان انگلیسی

Low Thermal Budget Monolithic Integration of Evanescent-Coupled Ge-on-SOI Photodetector on Si CMOS Platform

کد مقاله	سال انتشار	تعداد صفحات مقاله انگلیسی
53000	2010	8 صفحه PDF

منبع

Publisher : IEEE (آی تریپل ای)

Journal : IEEE Journal of Selected Topics in Quantum Electronics, Page(s): 106 - 113 ISSN : 1077-260X INSPEC Accession Number: 11105505

فهرست مطالب ترجمه فارسی

چکیده

مقدمه

شکل 1. نموداری روش مجتمع سازی

ساخت وسیله و مشخصات ماده

آشکارسازهای نوری ژرمانیوم-روی-SOI

طراحی های آشکارساز ژرمانیوم-روی-SOI با تزویج میرا شونده

شکل 2. (a) ریزنگاری از مدار یانورتر CMOS سیلیکونی روی پلات-فرم SOI.

شکل 3. (a) ریزنگار TEM آشکارساز نور p-i-n ژرمانیومی ساخته شده.

شکل 4. ریزنگار SEM که طراحی آشکارساز نور ژرمانیومی با تزویج میرا شونده

شکل5. مشخصه ی ولتاژ-جریان آشکارسازهای ژرمانیومی p-i-n عمودی و جانبی، تحت شرایط روشنایی و تاریکی.

شکل 6. پاسخ دهی در طی عملکرد ولتاژ اعمال شده در 1550 نانومتر،

شکل7 . پاسخ ضربه ی آشکارسازهای نوری Ge-on-SOI با پیکربندی های p-i-n عمودی و جانبی اندازه گیری شده

شکل 8. طرح چشم آشکارساز عمودی، اندازه گیری شده در بایاس -1.0 v با نرخ داده های مختلف.

شکل 9. مدل سازی نظری که نشان دهنده ی نابستگی پهنای باند

شکل 9. مدل سازی نظری که نشان دهنده ی نابستگی عملکرد پهنای باند -3 dB به فاصله بندی تخلیه ی p+ به n+ می باشد.

شکل 10. مشخصه های انتقال ترانزیستورهای pMOS و nMOS متصل شده در یک مدار اینورتر، که نشان دهنده ی کنترل خوب اثر کانال-کوتاه می باشد.

شکل 11. مشخصه های خروجی (Id-Vd) ترانزیستورهای nMOS و pMOS متصل شده در یک مدار اینورتر.

مدارات مجتمع CMOS سیلیکونی

مششخصه های DC ترانزیستورهای CMOS

شکل 12. منحنی انتقال اینورتر تطبیق یافته

شکل 13. ولتاژهای آستانه ی قابل مقایسه

مشکلات مجتمع سازی یکپارچه

نتیجه گیری

ترجمه کلمات کلیدی

مدار CMOS، ژرمانیم، فوتونیک یکپارچه، نزدیک مادون قرمز، آشکارساز، سیلیکون روی عایق (SOI) -

کلمات کلیدی انگلیسی

CMOS circuit, germanium, integrated photonics, near infrared, photodetector, silicon-on-insulator (SOI).

ترجمه چکیده

طراحی و ساخت آشکارساز نور ژرمانیوم-روی-سیلیکون-روی-عایق (SOI) (منظور آشکارسازی با لایه های به ترتیب ژرمانیوم، سیلیکون و عایق بر روی یکدیگر)، با تزویج میرا شونده که بطور یکپارچه مجتمع شده است و مدارات CMOS، بر روی پلات-فرم های (پایگاه های) SOI رایج با استفاده از روش مجتمع سازی "نخست-الکترونی و سپس-فوتونی" ساخته شده است. آشکارساز نور با کارایی بالا، با یک موجبر سیلیکونی مجتمع شده، بر روی لایه همبافته جذب کننده-ژرمانیوم که بر روی یک لایه SOI بسیار نازک بطور هدفمند رشد داده شده است، نشان داده شده است. معیارهای عملکرد طراحی آشکارساز نور را که پیکربندی های PIN عمودی و جانبی را نمایان می کنند، مورد تحقیق قرار گرفته اند. زمانی که در بایاس -1.0 v کار می کند، یک آشکارساز PIN عمودی دارای جریان Idark کمتر از ∼0.57میکرو آمپر می باشد؛در حالی که یک آشکارساز PIN جانبی مقداری کمتر از حد بالایی 1 میکروآمپری متناوب _که برای گیرنده های-سرعت-بالا قابل قبول است_ دارد. پاسخ دهی بسیار سریع ∼0.92 A/W، در هر دو طراحی آشکارساز به ازای طول موج 1550 نانومتر بدست آمده است، که درای بازده ی کوآنتومی 73% می باشد. اندازه گیری های پاسخ ضربه نشان دادند که آشکارساز PIN عمودی، در نیم-حداکثر ∼24.4 ps در یک آشکارساز PIN جانبی، به یک تمام-عرض کوچک تر افزایش پیدا می کند، که در -3 dB با پهنای باند 11.3 گیگاهرتز انجام می پذیرد. آن طور که پیداست، تاخیر زمان RC، مهم ترین عامل در پایین آوردن عملیت سرعت می باشد. به علاوه اندازه گیری طرح چشم (ترتیب باینری شبه تصادفی 2^7-1)، دستیابی آشکار سازی نوری سرعت-بالا و کم-نویز را در سرعت ذره ای (بیت ریت) 8.5 گیگابایت بر ثانیه تحقیق می کند. همچنین مشخصه های انتقال و خروجی بسیار خوب، با مدارات مجتمع (آی سی ها) اینورتر CMOS، به اضافه عملکرد های درست منطقی، بدست آمده است. معرفی یک بادجت حرارتی اضافی (800 درجه سیلیسیوس) منتج شده از رشد همبافتی ژرمانیوم، اثر زیان آور قابل مشاهده ای کنترل کانال-کوتاه مدار اینورتر CMOS ندارد. ما همچنین، مباحث مربوط به مجتمع سازی یکپارچه را روشن سازی کرده و در مورد پتانسیل گیرنده آشکارساز-Ge/CMOS سلیکون برای کاربردهای مخابراتی فیبر نوری آینده، بحث خواهیم کرد.

ترجمه مقدمه

همگرایی مدارهای مجتمع الکترونی-نوری، بشدت در گرایش به نقشه راه عملکرد، معروف به قانون موره، حایز اهمیت شده است [1]. امروزه، انتقال داده در مسافت های طولانی با سرعت داده 10 گیگابیت بر ثانیه، اتصال نوری را روشی آسان تر از اتصال الکتریکی ساخته است. در این نرخ داده (سرعت داده)، راه حل مرسوم استفاده از مس، آغاز به برخورد با پالش های جدی در مصرف و دسترسی توان کرده است [2]. انتقال هر گیگابایت از داده از طریق این سیم های مسی، -بدلیل ایینکه نیاز به روش های پیچیده ای برای غلبه بر اغتشاش های بوجود آمده از نقص سیم های مسی_ بسیار گران تر و پیچیده تر شده است. به علاوه، مشکلات در حال رشد در تداخلات الکترومغناطیسی، تداخل (کراستاک) سیگنال، و وزن سنگین تر، آن را روش فرعی برای کاربردهای با پهنای باند بالا ساخته است [3]. یک روش دیگر به منظور خوب نگهداشتن مقیاس بندی پهنای باند اتصال، استفاده از تکنولوژی اتصال نوری برای آدرس دهی نیازهای درحال افزایش نرخ داده ای ارتباطات داده ها می باشد. اگرچه، هزینه و عامل شکل وسایل با تکنولوژی انتقال داده نوری سرعت بالا، عامل بازدارنده ی اصلی معرفی این تکنولوژی برای کاربردهای اتصالهای دسترسی سریع، می باشد. در دهه های گذشته، عناصر نوری متعارف بویژه از مواد مرکب III–V مرموز _مانند گالیوم آرسنید (GaAs) و ایندیوم فسفید (InP) _بخاطر انتشار و جذب نور بسیار خوبشان مورد استفاده قرار می گیرفتند. بدبختانه، وسایل نیمه هادی-مختلط از اساس دارای پردازش بسیار مشکل و هزینه بسیار بالا برای اجرای اتصال نوری می باشند. اگر به دنبال راه حل ارزان تری باشیم، سیلیکونی-نوری، بخاطر مواد ارزان اش و سازگاری آن با تکنولوژی ساخت CMOS، امید بسیار روشنی می باشد [4]. پیشرفت های اخیر همچنین نشان دادند که سیلیکون (si) ماده ی نوری مناسب رشد برای کاربردهای ارتباطات داده با پهنای بالا می باشد. به علاوه، امکان همگرایی مدارهای مجتمع نوری و الکترونی (EPIC) بر روی یک تراشه، آن را انتخابی بسیار مطلوب برای گسترش مسیر راه عملکرد_همان گونه که با قانون موره [1] و [5] ارایه شد، ساخته است. اگرچه، به منظور عملی ساختن مخابره ی نوری-سیلیکونی، چالش های تخصصی کلیدی زیادی بایستی مسیر دهی شود. ویژگی های نوری فرعی سیلیکون [6] تا به اینجا مانع اصلی توسعه مولفه کلیدی نوری فعال _مورد نیاز برای آشکارسازی نوری فاصله نزدیک مادون قرمز_ بوده است. اخیرا، Ge (ژرمانیوم) بدلیل عامل جذب کننده قوی [18] و ویژگی شکاف-باند شبه مستقیم آن، توجه زیادی را به خود جلب کرده است. اگرچه، ژرمانیوم می تواند ماده مشکل سازی برای مجتمع کردن در محیط CMOS _بخاطر محدودیت های بادجت کم-حرارتی آن و عدم تطابق بزرگ شبکه بندی حدود 4.2% آن با سیلیکون [19]_ باشد. چگالی خطای بالای دیده شده در پوسته همبافته ژرمانیوم-روی-سیلیکون-روی-عایق (SOI)، می تواند بر فرآیند بازترکیب که می تواند عملکرد آشکارساز را کاهش دهد، غلبه کند. در این مقاله ما روش طراحی و ساخت برای تحقیق یک آشکارساز نوری ژرمانیومی که بطور یکپارچه مجتمع شده است و مدارات CMOS بر روی پلات-فرم SOI رایج برای کاربردهای گیرنده سرعت بالا را توصیف می کنیم. این روش، بر مبنای تکنولوژی ژرمانیوم-روی-SOI، ساخت آشکارساز نوری با حساسیت بالا و نویز کم را _که قادر به اجرای رمزگذاری نوری-به-الکتریکی مفید در ناحیه های طول موج های مادون قرمز-نزدیک میباشد_ ممکن می سازد. ما طراحی های آشکارساز نوری پیکربندی های PIN عمودی و جانبی را کاوش می کنیم، و مزیت های این وسایل را در شرایط عملکرد جریان دارک، سرعت پاسخ دهی، و پهنای باند آنها را شفاف سازی می کنیم. همچنین ما مشخصه ی DC مدار اینورتر CMOS یکپارچه-ساخته شده را ارزیابی می کنیم. اثر بادجت حرارتی اضافی، ناشی از رشد همبافتی ژرمانیوم در انواع ولتاژ آستانه ی ترانزیستورهای CMOS کانال-کوتاه را سنجیده، و مشکلات و پتانسیل ساخت یکپارچه مدارات مجتمع (آس سی های) الکترونی و نوری را مورد بحث قرار می دهیم.

دانلود رایگان 2 صفحه اول مقاله لاتین (PDF)

پیش نمایش مقاله

چکیده انگلیسی

The design and fabrication of a monolithically integrated evanescent-coupled Ge-on-silicon-on-insulator (SOI) photodetector and CMOS circuits were realized on common SOI platform using an “electronic-first and photonic-last” integration approach. High-performance detector with an integrated Si waveguide was demonstrated on epitaxial Ge-absorbing layer selectively grown on an ultrathin SOI substrate. Performance metrics of photodetector designs featuring vertical and lateral PIN configurations were investigated. When operated at a bias of −1.0 V, a vertical PIN detector achieved a lower Idark of ∼0.57 µA as compared to a lateral PIN detector, a value that is below the typical ∼1 µA upper limit acceptable for high-speed-receiver design. Very high responsivity of ∼0.92 A/W was obtained in both detector designs for a wavelength of 1550 nm, which corresponds to a quantum efficiency of ∼73%. Impulse response measurements showed that the vertical PIN detector gives rise to a smaller full-width at half-maximum of ∼24.4 ps over a lateral PIN detector, which corresponds to a −3 dB bandwidth of ∼11.3 GHz. RC time delay is shown to be the dominant factor limiting the speed performance. Eye patterns (pseudorandom binary sequence 27 –1) measurement further con- firms the achievement of high-speed and low-noise photodetection at a bit rate of 8.5 Gb/s. Excellent transfer and output characteristics have also been achieved by the integrated CMOS inverter circuits in addition to the well-behaved logic functions. The introduction of an additional thermal budget (800 ◦C) arising from the Ge epitaxy growth has no observable detrimental impact on the short-channel control of the CMOS inverter circuit. In addition, we describe the issues associated with monolithic integration and discuss the potential of Ge-detector/Si CMOS receiver for future optical communication applications.