دانلود مقاله ISI انگلیسی شماره 56091
ترجمه فارسی عنوان مقاله

خواص تکنیک های مدار منطقی و بهینه سازی برای فن آوری CMOS با نشتی بالا

عنوان انگلیسی
Characterization of logic circuit techniques and optimization for high-leakage CMOS technologies ☆
کد مقاله سال انتشار تعداد صفحات مقاله انگلیسی ترجمه فارسی
56091 2005 14 صفحه PDF سفارش دهید
دانلود فوری مقاله + سفارش ترجمه

نسخه انگلیسی مقاله همین الان قابل دانلود است.

هزینه ترجمه مقاله بر اساس تعداد کلمات مقاله انگلیسی محاسبه می شود.

این مقاله تقریباً شامل 5446 کلمه می باشد.

هزینه ترجمه مقاله توسط مترجمان با تجربه، طبق جدول زیر محاسبه می شود:

شرح تعرفه ترجمه زمان تحویل جمع هزینه
ترجمه تخصصی - سرعت عادی هر کلمه 18 تومان 9 روز بعد از پرداخت 98,028 تومان
ترجمه تخصصی - سرعت فوری هر کلمه 36 تومان 5 روز بعد از پرداخت 196,056 تومان
پس از پرداخت، فوراً می توانید مقاله را دانلود فرمایید.
تولید محتوا برای سایت شما
پایگاه ISIArticles آمادگی دارد با همکاری مجموعه «شهر محتوا» با بهره گیری از منابع معتبر علمی، برای کتاب، سایت، وبلاگ، نشریه و سایر رسانه های شما، به زبان فارسی «تولید محتوا» نماید.
  • تولید محتوا با مقالات ISI برای سایت یا وبلاگ شما
  • تولید محتوا با مقالات ISI برای کتاب شما
  • تولید محتوا با مقالات ISI برای نشریه یا رسانه شما
  • و...

پیشنهاد می کنیم کیفیت محتوای سایت خود را با استفاده از منابع علمی، افزایش دهید.

سفارش تولید محتوا کد تخفیف 10 درصدی: isiArticles
منبع

Publisher : Elsevier - Science Direct (الزویر - ساینس دایرکت)

Journal : Integration, the VLSI Journal, Volume 38, Issue 3, January 2005, Pages 491–504

ترجمه کلمات کلیدی
منطق یکنواخت؛ جریان نشتی - قدرت پایین
کلمات کلیدی انگلیسی
Monotonic logic; Leakage current; Low power
پیش نمایش مقاله
پیش نمایش مقاله خواص تکنیک های مدار منطقی و بهینه سازی برای فن آوری CMOS با نشتی بالا

چکیده انگلیسی

Channel subthreshold and gate leakage currents are predicted by many to become much more significant in advanced CMOS technologies and are expected to have a substantial impact on logic circuit design strategies. To reduce static power, techniques such as the use of monotonic logic and management of various evaluation and idle modes within logic stages may become important options in circuit optimization. In this paper, we present a general, multilevel model for logic blocks consisting of logic gates that include a wide range of options for static power reduction, in both the domains of topology and timing. Existing circuit techniques are classified within this framework and experiments are presented showing how aspects of performance might vary across this range in a hypothetical technology. The framework also allows exploration of optimal mixing of techniques.

دانلود فوری مقاله + سفارش ترجمه

نسخه انگلیسی مقاله همین الان قابل دانلود است.

هزینه ترجمه مقاله بر اساس تعداد کلمات مقاله انگلیسی محاسبه می شود.

این مقاله شامل 5446 کلمه می باشد.

هزینه ترجمه مقاله توسط مترجمان با تجربه، طبق جدول زیر محاسبه می شود:

شرح تعرفه ترجمه زمان تحویل جمع هزینه
ترجمه تخصصی - سرعت عادی هر کلمه 18 تومان 9 روز بعد از پرداخت 98,028 تومان
ترجمه تخصصی - سرعت فوری هر کلمه 36 تومان 5 روز بعد از پرداخت 196,056 تومان
پس از پرداخت، فوراً می توانید مقاله را دانلود فرمایید.